差動増幅回路（ディファレンシャルアンプ）は、2つの入力信号の差分を増幅し、両方の入力に共通するノイズや不要成分を除去する電子回路です。微小信号の処理や高精度計測システム、オーディオ機器など、幅広い分野で使用されています。

本記事では、差動増幅回路の動作原理、ゲイン計算、CMRRの基礎に加え、PCBレイアウト設計における実務的なポイントまで解説します。

差動増幅回路（ディファレンシャルアンプ）とは

差動増幅回路は、2つの入力電圧の差（V1 - V2）を増幅し、共通する電圧成分（コモンモード電圧）を除去する回路です。基本的な構成は、オペアンプとマッチングされた4本の抵抗で構成されます。

差動増幅が必要な理由は、信号がPCB配線やケーブルを通過する際に乗る電磁ノイズや電源ノイズを効果的に除去できるためです。センサー信号処理や医療計測など、微小信号を扱うシステムで特に重要です。

差動増幅回路の基本動作

2つの入力信号V1、V2が入力されると、回路はV1 - V2の差分成分を計算し、設定されたゲインを掛けて出力します。共通するノイズ成分は理論上は除去されます。出力電圧は以下の関係で表されます。

Vout = (R2 / R1) x (V2 - V1)

ここでR1とR2は入力抵抗とフィードバック抵抗です。4本の抵抗値が正確にマッチングしていることが、理論通りの性能を引き出す条件です。

差動増幅回路の動作原理

差動増幅回路の動作を理解するには、オペアンプの基本動作と抵抗比によるゲイン決定、そしてCMRR（同相信号除去比）の3つを押さえる必要があります。

オペアンプを使った基本構成

最も一般的な差動増幅回路は、1つのオペアンプと4本の抵抗で構成されます。非反転入力と反転入力にそれぞれ入力信号を接続し、フィードバック抵抗でゲインを設定します。この構成は、部品点数が少なく、設計が容易なため広く使用されています。

ゲイン計算（抵抗比による決定）

差動増幅回路のゲインは、フィードバック抵抗（R2）と入力抵抗（R1）の比で決まります。

ゲイン = R2 / R1

例えば、R1 = 1kΩ、R2 = 10kΩの場合、ゲインは10倍です。ただし、実際の基板では抵抗の公差（トレランス）や配線の寄生成分により、理論値からの誤差が生じることを考慮する必要があります。

CMRR（同相信号除去比）の基礎

CMRR（Common-Mode Rejection Ratio）は、差動増幅回路の性能を示す重要な指標です。差動ゲイン（Ad）と同相ゲイン（Acm）の比で表されます。

CMRR = 20 log(Ad / Acm) （単位：dB）

CMRRが高いほど、共通ノイズの除去性能に優れています。高精度な差動増幅回路では、100dB以上のCMRRが要求されることもあります。CMRRは抵抗マッチング精度に大きく依存するため、0.1%以下の高精度抵抗の使用が推奨されます。

差動増幅回路のPCB設計ポイント

差動増幅回路の性能は、回路理論だけでなくPCBレイアウト設計によっても大きく左右されます。競合の技術ブログではほとんど触れられていない、実務的なPCB設計のポイントを解説します。

トレース長の一致と対称性

差動信号ラインでは、2本の配線の長さと周辺環境をできる限り同じに保つ必要があります。配線長が異なると、コモンモードノイズの除去性能が低下します。差動ペアでは、配線長の差は1mm以内に抑えることが推奨されます。

抵抗マッチングの実務

差動増幅回路のCMRRは、抵抗のマッチング精度に直接依存します。0.1%以下の公差の抵抗を使用し、同じ温度係数（TCR）の製品を選ぶことで、温度変化によるゲイン誤差を最小限に抑えられます。また、関連する抵抗は同じ向きで近接配置し、温度勾配の影響を受けにくくします。

差動ペアルーティングの基本

差動ペアを配線する際は、配線幅と間隔を一定に保ち、インピーダンスを管理します。ビアを避けるか、必要な場合は両方のラインに同じ数のビアを配置します。配線はできるだけ短くし、他の信号線から距離を取りましょう。

寄生容量?寄生インダクタンスの影響

高周波域では、PCB配線の寄生容量や寄生インダクタンスが回路性能に影響します。フィードバック経路の浮遊容量は発振の原因になるため、フィードバック抵抗とオペアンプの距離を最小化します。高精度設計では、基板の製造品質（インピーダンス制御精度、銅厚の安定性）も重要な要素です。

差動増幅回路の実装における主な課題

理論通りに動作させるために、以下の課題に注意する必要があります。

• 抵抗マッチング不足によるCMRR低下：抵抗値のばらつきがCMRRを悪化させます

• レイアウト非対称によるノイズバランスの崩れ：配線長の差が性能低下の原因に

• ゲイン設定ミスによる信号クリッピング：入出力範囲を考慮したゲイン設定が必要

• ミックスドシグナル基板でのグラウンドループ：アナログとデジタル回路の分離が重要

これらの問題は回路図では確認できず、プロトタイプ基板での実測評価が不可欠です。安定した基板製造プロセスを選ぶことで、設計値と実測値の差を小さく抑えられます。

差動増幅回路の応用例

差動増幅回路は、以下のような幅広い分野で使用されています。

• センサー信号処理：温度、圧力、歪みゲージなどの微小信号をノイズ耐性高く増幅

• オーディオ入力回路：ライン入力のノイズ除去と信号調整

• 医療計測機器：ECG（心電図）、EEG（脳波）などの生体信号測定

• 産業用計測システム：長距離配線のノイズ対策として差動伝送と組み合わせて使用

• ADC入力回路：アナログデジタル変換器の前段で信号調整とノイズ除去を実施

まとめ

差動増幅回路は、2つの入力信号の差分を増幅し、共通ノイズを除去する基本回路です。ゲインは抵抗比で決まり、CMRRが性能指標となります。

理論上の設計に加えて、PCBレイアウトの対称性、抵抗マッチング、寄生要素の管理が、実際の性能を左右します。プロトタイプ検証と安定した基板製造品質も、設計の一部として考慮することが重要です。

PCBgogoでは、高精度アナログ回路に求められる安定したインピーダンス制御と製造品質を提供しています。差動増幅回路を含むアナログ基板の設計?製造に関するご相談も承っています。

よくある質問（FAQ）

Q1. 差動増幅回路とは何ですか？

差動増幅回路は、2つの入力電圧の差を増幅し、両方の入力に共通するノイズや不要成分を除去する電子回路です。オペアンプとマッチングされた抵抗で構成され、微小信号処理や高精度計測に使用されます。

Q2. 差動増幅回路のゲインはどう計算しますか？

基本的な差動増幅回路では、ゲイン = R2 / R1（R2はフィードバック抵抗、R1は入力抵抗）で計算します。実際の基板では抵抗公差や配線寄生成分によって理論値から誤差が生じるため、高精度設計では0.1%以下の抵抗が推奨されます。

Q3. CMRR（同相信号除去比）とは何ですか？

CMRRは差動増幅回路のノイズ除去性能を示す指標で、差動ゲインと同相ゲインの比（CMRR = 20 log(Ad / Acm)）で表されます。単位はdBで、値が大きいほどノイズ除去性能に優れます。抵抗マッチング精度がCMRRを左右します。

Q4. 差動増幅回路のPCBレイアウトで注意することは？

主な注意点は以下の4つです。①差動ペアの配線長を一致させる、②抵抗を同じ向きで近接配置する、③差動ペアの配線幅と間隔を一定に保つ、④フィードバック経路の配線を最短にする。これらはコモンモード除去性能と信号品質に直接影響します。

Q5. 差動増幅回路の応用例を教えてください。

センサー信号処理（温度?圧力）、オーディオ入力回路、医療計測機器（ECG、EEG）、産業用計測システム、ADC入力回路など、微小信号をノイズ環境下で正確に処理する必要がある幅広い分野で使用されています。