深夜にTIAのデバッグをしていて、出力がラジオ放送のように見えた経験はないだろうか。フォトダイオードの信号は微弱で、ノイズはどこにでも存在し、ずさんなPCBレイアウトは、テストされる前に慎重に設計された回路を台無しにする可能性がある。本ガイドでは、基本原理からレイアウトレベルの設計判断までをカバーし、実際の回路条件で確実に動作する安定したフォトダイオードトランスインピーダンスアンプを構築するための知識を提供する。
トランスインピーダンスアンプ（TIA）とは
トランスインピーダンスアンプ（TIA）は、電流-電圧変換器である。フォトダイオード、光電子増倍管、イオン検出器、電流出力DACなどからの微小入力電流を受け取り、後段の回路で処理可能な比例電圧に変換する。
基本関係は単純である：Vout = Iin × Rf。Rfは帰還抵抗である。例えば、1μAの電流を生成するフォトダイオードが1MΩの帰還抵抗を通る場合、1Vの出力が生成される。オペアンプの反転入力は仮想グラウンドに保持され、出力が変化してもフォトダイオードのカソードが安定したバイアスに保たれる。この安定性は、線形ダイオード動作を維持し、接合容量の変動を低減するために重要である。
TIA設計が困難な理由は、Rfと入力ノードの寄生容量が相互作用して極を形成し、回路を発振に追い込む可能性があるためである。これが本ガイドで扱う中心的な課題である。
トランスインピーダンスアンプの主な用途
TIAは、微小な光電流や電荷ベースの信号を有用な電圧に変換する必要があるあらゆる場面で使用されている。主なユースケースは以下の通りである。
光通信—ファイバーレシーバー、LiDAR戻り信号検出、自由空間光リンク
分析機器—分光光度計、蛍光検出器、フローサイトメーター
医療画像—CT検出器アレイ、パルスオキシメトリフロントエンド、PETスキャナー
産業用センシング—レーザー距離計、煙探知器、バーコードスキャナー
AI・自律システム—ロボットおよびADAS用ToF depthセンサー、ストラクチャードライト3Dカメラ
科学研究—単一光子計数フロントエンド、ロックインアンプ入力
これらのほとんどすべてにおいて、信号チェーンはTIAから始まる。TIAを正しく設計することは、後段のすべてのノイズフロアを決定する。そして、その性能が最終基板にどの程度反映されるかは、光電PCBアセンブリの製造方法と実装方法に大きく依存する。
トランスインピーダンスアンプ回路の実際の動作原理
最小構成のトランスインピーダンスアンプ回路には、オペアンプ、帰還抵抗Rf、帰還コンデンサCfの3つのコンポーネントがある。
オペアンプには、低入力バイアス電流（I_bias × Rfに等しいDCオフセットを回避するため）、十分な利得帯域幅積（GBW）、および低電圧ノイズが必要である。精密DCアプリケーションではOPA128やLTC6268のようなFET入力オペアンプを、高速動作ではOPA657やTHS3201を検討する。
Rfはトランスインピーダンスゲインを設定する。値が大きいほど信号は大きくなるが、ジョンソンノイズ（Vn = √(4kTRf·BW)）が増加し、-3dB帯域幅が低下する。
CfはRfと並列に配置される。これは必須であり、Rfと総入力容量Cin（ダイオード接合容量＋オペアンプ入力容量＋PCB漂遊容量）によって形成される極を補償する。Cfがないと、位相余裕が崩壊し、出力がリンギングまたは発振する。
安定性基準はCfの出発点を与える：Cf ≒ √(Cin / (2π × Rf × GBW))。Cfを計算した後、SPICEシミュレーションを実行すること。実際の寄生要素は常に予期していなかった余裕を追加する。
低ノイズトランスインピーダンスアンプ設計
感度が重要なアプリケーション（単一光子検出、微量化学物質検出、低照度イメージング）では、低ノイズTIA設計において3つの異なるノイズ源を同時に考慮する必要がある。
1. Rfによるジョンソンノイズ
これは低周波数で支配的な項であることが多い。特定のRfに対しては避けられないが、より小さなCfまたは後段アンプフィルタで帯域幅を狭めて積分ノイズを低減できる。
2. オペアンプ入力電流ノイズ（In）
入力電流ノイズの各ナノアンペアは、In × Rfの出力ノイズを生成する。これが、フェムトアンペアレベルの入力電流ノイズを持つFET入力オペアンプが低ノイズTIA設計の標準である理由である。BJT入力オペアンプは電圧ノイズに優れるが、通常は電流ノイズがはるかに悪い。
3. オペアンプ電圧ノイズ（en）
電圧ノイズは高周波数で(1 + Cin/Cf)のノイズゲインとなり、Cinが大きくCfが小さい場合に支配的なノイズ源になる可能性がある。安定性が許す限りCfを大きく保ち、オペアンプをフォトダイオードに物理的に近接させてCinを最小化する。
実践的な設計演習として、850nmのSiフォトダイオード（感度約0.5A/W）でNEP（雑音等価電力）1pW/√Hzを目標とする場合、入力換算電流ノイズフロアは0.5fA/√Hz以下が必要である。これは直ちにほとんどの汎用オペアンプとBJT入力部品を除外する。
TIA設計ではPCBレイアウトが性能を左右する
教科書通りの完璧な回路図でも、TIAのPCBレイアウトが間違っていれば、ノイズが多く不安定な基板になる可能性がある。以下が実際に重要なレイアウトルールである。
ガードリング：反転入力ノード（-IN, Rf, Cf, フォトダイオードアノード）の周囲に銅リングを描き、出力または同電位の駆動シールドに接続する。これによりPCB表面からのリーク電流が除去される。10^13Ωの表面抵抗では、ピコアンペアレベルのリークが信号ノードに直接注入される可能性がある。フェムトアンペアレベルの作業では、標準的なPCBパッドではなく、フォトダイオードリードにテフロンスタンドオフコネクタを検討する。
反転入力の浮遊容量を最小化：余分なピコファラッドのCinは位相余裕を劣化させ、高周波ノイズゲインを上昇させる。反転入力ノードから銅を遠ざけ、オペアンプの-INピンの直下にグラウンドプレーンカットアウトを設ける。
デカップリング：100nFのセラミックコンデンサを可能な限りオペアンプの電源ピンに近接して配置する（できれば2〜3mm以内）。近くに10μFのバルクコンデンサを追加する。不十分な電源バイパスは電源ノイズを出力に結合させる。アナログとデジタルのグラウンドを分離する。ミックスドシグナル設計の場合、TIAをアナログセクションに配置し、デジタル信号を入力ノードと帰還ネットワークから遠ざける。
帰還経路を最短化：RfとCfはオペアンプのピンに可能な限り近接して配置する。長い配線はインダクタンスを追加し、干渉を拾う。高速TIA設計（>10MHz帯域幅）では、配線インピーダンスに注意し、可能な限り信号経路のビアを避ける。
よくある質問（FAQ）
TIAと通常の反転増幅回路の違いは何ですか？
標準的な反転増幅回路は電圧を電圧に変換する。TIAは電流を電圧に変換する—入力インピーダンスはほぼゼロ（仮想グラウンド）であり、これはフォトダイオードが線形動作するために必要な条件である。ゲインはRfのみで設定され、抵抗比ではない。
TIAが発振する原因は何ですか？
ほとんどの場合、Cf不足による安定性の問題である。反転入力の寄生容量（フォトダイオード、PCB配線、オペアンプ入力から）がRfと極を形成し、位相余裕を減少させる。安定性計算式で必要なCfを計算し、SPICEで検証する。また、電源バイパスの不備も確認する。
FET入力型とBJT入力型オペアンプのどちらを選ぶべきですか？
ノイズバジェットと帯域幅に依存する。FET入力型は入力電流ノイズが非常に低く（フェムトアンペア）、高インピーダンス・低帯域幅アプリケーションに適している。BJT入力型は電圧ノイズが低く、電圧ノイズ項が支配的な広帯域TIAで好まれる。迷った場合は、両方を現実的なノイズモデルでシミュレーションする。
Cfの値はどのように決定しますか？
安定性計算式を出発点として使用する：Cf ≒ √(Cin / (2π × Rf × GBW))。これで約45°の位相余裕が得られる。実際の余裕のために20〜30%追加し、シミュレーションで検証する。値を確定する前に、最初の試作基板で実際のステップ応答を測定する。
PCBレイアウトはTIAのノイズにどのような影響を与えますか？
非常に大きな影響を与える。[FR4基板]({fr4_art})上の表面リーク電流はピコアンペアを入力ノードに直接注入し、フェムトアンペアレベルの信号電流を圧倒する可能性がある。出力電位で駆動されるガードリングはこの経路を排除する。-INノード付近の銅ベタによる浮遊容量はCinを増加させ、ノイズゲインを上昇させ、位相余裕を減少させる。注意深いレイアウトは、不注意なレイアウトと比較して実際のノイズ性能を容易に10倍改善できる。
光センサー以外にもTIAは使用できますか？
もちろん可能である。電流-電圧変換を必要とするあらゆるアプリケーション（イオン化チャンバー、電気化学センサー、容量読み出し付きMEMS加速度計、電流出力DACバッファリング）でTIAフロントエンドを使用できる。設計原理は電流源の種類に関係なく同一である。
